Для MT9M034 бинокулярное стереовидение hd FPGA USB2.0 система сбора и разработки видео

Описание

MT9M034 бинокулярное стереовидение hd FPGA USB2.0 система сбора и разработки видео

FPGA based dual MT9M034 hd стереовидение USB2.0 система сбора и разработки изображений

1. Введение

Основываясь на текущей направленности применения FPGA в обработке изображений, hua sheng EDA разработали этот набор стереовидение высокой четкости и система разработки изображений на основе FPGA.

Получение изображения системы и инициализация камеры записываются на языке VERILOG.Программа инициализации камеры написана на языке C на основе NIOS.

5. Частичная демонстрация экспериментальных результатов

MT9M034 собирает видео через USB2.0 передача на ПК, чтобы отобразить и сохранить изображение формата BMP, и дисплей в реальном времени, можно переключить на камеру (слева и справа) через кнопку на плате, или верхняя и нижняя сплайсинга, левая и правая сплайсинга дисплей и сохранить

Алгоритм в действии

6. Вспомогательный рутинный список

Одножильный экспериментальный код платы

Часть EDA (код verilog):

LCD1602 драйвер дисплея

Тест на чтение и запись SRAM

Клавиша управления светодиодный

Подводный светильник эксперимент

Программа отображения VGA (код verilog)

7 "Драйвер ЖК-дисплея

SOPC (код NIOS C)

Система основной платы Полная проверка SDRAM, SRAM проверка чтения и записи, LCD1602 драйвер дисплея

Sd-карта для чтения изображения на lcd7-inch экран (электронный альбом)

Создайте светодиодный модуль освещения на основе QSYS (включая полный видеообучающий) quartus13.0

Hd видео захвата эксперимент

Скомпилированная JIC тестовая программа поставляется с CD. Если нет проблем с системой, подтвердите сетевой диск к исходному коду пользователя после получения товара.

Одиночное изображение MT9M034 для VGA дисплея (verilog + NIOS)

Двойное соединение изображений MT9M034 с VGA дисплеем (verilog + nios)

Один MT9M034 захвата изображений-7-дюймовых ЖК-дисплей дисплей (verilog + NIOS)

Двойной MT9M034 коллекция образ сплайсинг-7-дюймовых ЖК-дисплей дисплей (verilog + nios)

Dual MT9M034 передача на ПК через USB2.0 для отображения и экономии (verilog + nios)

MT9M034 hd алгоритм работы камеры

(После завершения обработки изображений через FPGA, он будет передан в терминал ПК для отображения через USB2.0 и отправлен в учебное руководство. Эта часть относится к прилагаемой рутине!)

Средний алгоритм фильтрации серого изображения

Медианный фильтрационный алгоритм для изображения в градациях серого

Медианная фильтрация & rarr; Sobel алгоритм для изображений в градациях серого

Серое изображение медианная фильтрация & rarr; Sobel & rarr; коррозионная работа & rarr; алгоритм расширения

Алгоритм обнаружения кромок Sobel для изображения серого

Sobel-алгоритм коррозии для изображения в градациях серого

Sobel-коррозийный-алгоритм расширения изображения серого

RAW видео-дисплей

RGB888 серый алгоритм выполнения

Прилагаемые материалы и инструкции по программированию

(Прилагаются данные. После того, как пользователь подтвердит получение и дает 5 знаков похвалы, мы вышлем эту часть данных для пользователя через сетевой диск для загрузки и использования, И через техническую поддержку QQ группа, чтобы присоединиться к сертификации. Спасибо за понимание и поддержку.)

Прилагается к данным разработки и рутинной информации для загрузки

Http://www.hseda.com/product/other/4CE30_CAM2TFT/CDROM_DOC.zip

Среда разработки: (для пользователей через сетевой диск)

Quartus11.0

Nios IDE/SATA 11,0

MODESIM 10,0

QUARUTUS 13,0

NIOS IDE13.0

Список доставки (стандарт)

EP4CE30 VER4.0 основной плате 1 шт

MT9M034 модуль камеры (цвет) 2

MT9M034 hd стереовидение интерфейсной платы 1

USB2.0 24bit VGA модуль расширения VER3.0 1 блок

Один USB2.0 линии связи

LCD1602 один жидкости с украшением в виде кристаллов

1 кабель питания USB к DC

Улучшенная конфигурация: Стандартный + usb-бластер для загрузки + 7 "ЖК-дисплей + 5 В/2A переключатель питания

Дополнительные модули

7 "ЖК-дисплей

Модуль расширения гигабитной сети (для обеспечения сетевой связи)

Пользователи, которые не имеют загрузчика, должны приобрести USB бластер загрузчика для разработки загрузчика (оригинальная или профессиональная версия рекомендуется для этой большой емкости чипа)

Другое экспериментальные упаковка pureglas
Другие соответствующие экспериментальные пакеты:

Поддержка экспериментальные посылка 1 32bit двойной SDRAM (синхронное динамическое ОЗУ) 24bit VGA + 7-дюймовый ЖК-дисплей Выход Дисплея, аудио приобретение

Экспериментальная посылка 2

Двойной MT9M034 стереовидение usb2.0/24 бит VGA видео и система разработки DDR2 версии

Экспериментальный пакет: 3 E4CE30 FPGA hd видео Комплект разработки изображения VER5.0

9. Дополнительные аксессуары

Дополнительные аксессуары и удлинительные платы (в ближайшее время будут доступны Дополнительные платы, что позволит вам легко удовлетворить различное применение и требования к дизайну)

Супер много удлинительных плат и модули расширения, непосредственно нажмите на соответствующий модуль, может открыть расширения соединения модуля!

Две IO независимая синхронная динамическая память большой емкости (16 м * 16 бит) + (4 м * 32 бит) принимается на основной плате, которая может осуществить контроль обработки изображений с помощью алгоритм пинг-понга.Вы также можете использовать один из SDRAM в качестве памяти изображения и другой SDRAM в качестве программы, работающей с памятью для NIOS.SRAM на плате (256 K * 16 бит), или 512 K * 16 бит) также можно использовать как высокоскоростное устройство для хранения изображений или NIOS программы, работающей только с памятью.

После того, как мы собираем две камеры в SDRAM одновременно.Затем он соединяется с изображением экрана.Дисплей на мониторе VGA или 7 "lcd или VGA.Пользователи могут изменить систему в соответствии с нашей программой в многоэкранную сегментацию или стереовидение управления алгоритм.

Если пользователи могут передавать собранные изображения двойной камеры на ПК для отображения и экономии через интерфейс USB2.0, они могут переключить одну камеру, соединять две камеры и другие режимы отображения, нажав кнопку, и сохранить и хранить их.

3. Комбинированная структура системы

4. Введение каждого модуля

(1) FPGA core

Схема макета основной платы

FPGA основные системные ресурсы

24bit VGA USB2.0 Плата расширения связи

USB2.0 коммуникационная микросхема:

USB2.0 связь осуществляется с использованием наиболее часто используемых чипов cypress 68013.Все pd0-pd15 68013, pa0-pa7 и другие действительные IO эффективно подключены к FPGA.Пользователи могут устанавливать любой режим в соответствии со своими требованиями и требованиями к проекту.

Мы предоставляем USB2.0 USB исходный код прошивки, пользователи могут изменить в соответствии с требованиями проекта.

Скорость до 480 МБ/с. и USB2.0 имеет независимый клавиша сброса, что удобно для пользователей в использовании. EEPROM можно стирать отдельно, выбирая Джемперы, чтобы избежать проблем, вызванных неправильной программы сжигания.

ADV7123 обзор

Плата расширения оснащена высокопроизводительным ADV7123 24bit hd видео чип DAC, который может выводить высококачественные видеоизображения.Эффекты изображения, безусловно, не то, чего могут достичь резистивные сети.

ADV7123-одночиповый, трехканальный, высокоскоростной цифро-аналоговый преобразователь.ADV7123 включает в себя три высокоскоростных, 10-битная видео цифро-аналоговый преобразователь с дополнительными выходов, стандартной ttl входной интерфейс, а также высоким импедансом, аналоговый выход источник постоянного тока.

ADV7123 основные параметры

Разрешение (бит) 10 бит

Скорость установки 330

Рабочее напряжение (В) 3-5,25

Выходной канал номер 3

Максимальное Поддерживаемое разрешение 1600*1200 @ 100 Гц

(3) MT9M034 промышленная камера высокого разрешения

Модуль MT9M034 представляет собой 720 p hd Датчик камеры, который оснащен широким динамическим выходом 120 дБ и высокой чувствительностью, близкой к 6,0 В/lux-сек.Он хорошо работает в местах, где есть разница между низким освещением и высокой интенсивностью света.

Таблица параметров

2. Системы структурная схема

(4) 7 "lcd TFT7" параметры дисплея