Описание
Altera линия загрузки решетки usb три в одном fpga cpld макетная плата

Описание:
Интерфейс Тип: джтаг
Применимые варианты: онлайн-отладка, онлайн-моделирование, полевое тестирование
Точный Таймер: 100 МГц
Тип моделирования: DLG9G 3в1
Имитационное напряжение: 3,3 В
Частота моделирования: 24 МГц
Связь метод: USBIDE
Поддержка: ies, vivado, quartus, diamond
Altera режим:
I. usb Blaster решение. Дополнительные драйверы не требуются.
2. Поддержка от Quartus II версии 5,0 до текущей версии.
3. Поддержка серии Altera FPGA/CPLD, измеренная от раннего CPLD до текущей поддержки серии Stratix 10 FPGA.
Решетки режим:
1. Встроенное решение для загрузки кабеля jsрешетки Isp, никаких дополнительных драйверов не требуется.
2. Все решетки FPGA/CPLD устройств поддерживаются, за исключением некоторых очень ранних CPLDs.
3. Поддержка всех решетчатых программного обеспечения, таких как Алмазная среда разработки в настоящее время в использовании, ранний ispnm, и решетчатый программист.
Xilinx режим:
I. WSXilinx платформенный кабель Usb высокоскоростное официальное решение, без дополнительного драйвера. Бент обновление прошивки.
2. Поддерживает версии программного обеспечения после ISE 9,0, поддерживает программное обеспечение Vlvadlo и может выполнять все функции распределения и обработки еженедельного теста.
3. Поддержка всех Xilinx CPLDs и FPGAs.







Характеристики
- Бренд
- LUSYA
- Совместимый бренд/модель
- Нет














