Плата сбора данных PCIe(pex8311 тестовая плата, обеспечивающая схему платы FPGA

1: ресурсы на PCIe board

PEX8311 PCIe интерфейс управления чип, циклон II чип EP2C20F484, 64 Мб SDRAM (синхронное динамическое ОЗУ (MT48LC4M32) 2 предмета, доска 66 МГц, 20 МГц кварцевый генератор, 8 бит кодовый переключатель, внешний 32 бит интерфейс ввода-вывода.

Два: Экспериментальные объяснение

1: светодиодный эксперимент по мерцанию! Может изменить светодиодный Частота мерцания!

2: IO вход и выход док, хост может считывать IO выходные данные через IO вход! Вход IO имеет 2Kx16bits FIFO, как кэш ввода данных!

3: доступ хоста к SDRAM0 или SDRAM1 эксперимент! FPGA разработан с контроллером SDRAM, SDRAM burst чтение и длина записи установлен до 8, задержка CAS установлена до 2. хост может выбрать доступ к любому адресу SDRAM0 или SDRAM1. (метод эксперимента, хост может написать данные SDRAM0 или SDRAM1, а затем прочитать обратно!

Три: обеспечить PCIe печатную плату, FPGA тестовый код программы, схема.