Радиоплатформа общего программного обеспечения SDR6862

Описание

Основное применение:

OВосьмиканальный высокоскоростной сигнал AD выборки

OВосьмиканальный высокоскоростной сигнал DA воспроизведения

OПлатформа разработки и проверки многомодового спутникового навигационного приемника

OИсследования по генерации многомодового источника спутникового сигнала

OПлатформа разработки радио общего программного обеспечения

OОбщая платформа развития для современной обработки сигналов

OДисковый массив хранения

OАналоговая Средняя частота/RF/отправка/получение платы для основной обработки программного обеспечения радио

На борту ресурсы:

OВысоко скоростных машин с плавающей точкой процессор TMS320C6713B компании TI, основная частота 300 МГц, до 2400 MIPS, обладает мощным связь обработки сигналов любой велосипедной поездке.

OAltera stratixiii E серии высокая скорость и высокая производительность FPGA чип EP3SE110F1152I3 используется в качестве основной процессор, чтобы удовлетворить текущие большую часть программное обеспечение радио данное сообщение обработки сигналов аппаратные средства программирования и управления. Stratix III E в основном используется для цифровой обработки сигналов (DSP) приложений и с большим объемом памяти, он использует 65 мм технологии, в то время как stratixii, логического устройства плотность находится в 2 раза больше, чем ранее, энергопотребление снижено на 50%, в этой конструкции используется чип EP3SE110, интегрированный с блоками 107500 LE, 896 18x18 чип множителя оперативной памяти, достигающий емкости 9 Мб;

OЧетыре способ независимых радиочастотный quadrature вниз модуль преобразования ортогональная вниз конверсионный Чип использует AD8347, диапазоном частот 800 МГц до 2,7 ГГц, для того чтобы достигнуть радиочастотного сигнала смешивания Промежуточный частотный диапазон.

OЭкранное меню Восьмиканальный независимых образец AD аналоговой телефонной линии устройства AD9233 чип представляет собой один чип, 12 бит, 125 Мбит/с аналого-цифрового преобразователя (АЦП), единого 1,8 V питания, встроенный высокопроизводительный усилитель выборки и удержания (SHA) и эталонный чип напряжения, максимальная частота дискретизации до 125 МГц, 12 В разрешении, аналоговая полоса пропускания до 650 МГц, может быть использован в RF прямая полосовой отбора проб, объявление приобретения в соответствии с четыре канала IQ выход ортогональная уменьшение частоты преобразования.

OЧетыре канала аналоговый высокая скорость 16 бит DA конверсионный чип AD9777, Максимальная входная скорость передачи данных 160 Мбит/с (без интерполяции) Скорость ЦАП-400 Мбит/с максимальной обновление (8x интерполяция), AD9777 имеет преимущества использования композита (I & Q) Mixer может достичь более традиционной архитектура baseband I/Q или отклонения изображения до преобразования.

OЧетырехканальный аналоговый квадратурный модуль преобразования, чип преобразования вверх использует ADL5375, осуществляет ортогональную модуляцию сигнала на выход радиочастотного диапазона, частота покрывает 800 МГц до 2,7 ГГц, самая большая выходная мощность-10 дБм.

OПлата имеет USB2.0 высокоскоростную функцию интерфейса передачи, Интерфейсный чип является CY7C68013-56 Cypress, который поддерживает высокоскоростную передачу данных 480 Мбит.

OПлата имеет функцию Интерфейса Ethernet 100 м, Интерфейсный чип-W5100 WIZnet, который поддерживает скорость передачи интерфейса Ethernet 100 м.

OНа борту ссылка тактовый генератор: 10 МГц, постоянная температура кварцевый генератор до 0.001PPM (внешняя ссылка часы вход переменного тока, часы на борту также могут быть выведены в качестве справочных для других схемы, Чжун юань).

OВысокая точность RTC часы реального времени модуль предоставляется на доске, которая предоставляет широкий спектр + 3.5PPM точность в-40 C до + 85 C диапазон температур.

O1x16 Мб 16 бит флэш-памяти, которая используется для хранения DSP Бег код и большим количеством энергонезависимой данными пользователя.

O1x128 Mb 32 бит шины SDRAM (синхронное динамическое ОЗУ), в которой он продлил срок DSP ресурс памяти;

O2x128 Mb 32 бит шины SDRAM (синхронное динамическое ОЗУ, IDE/SATA дисковый массив кэша;

O1x1 Мб 16 бит SRAM, FPGA Внешняя память источникам;

O1 шт. 64 КБ EEPROM, которые используются для хранения энергонезависимых данных пользователя.

O6 пользовательских индикаторов;

Интерфейс Тип:

O1 FPGA как интерфейсы;

O1 FPGA JTAG интерфейсы;

O1 интерфейс DSP JTAG;

O4 последовательных порта RS232;

O2 последовательных порта дифференциального 422;

OИнтерфейс 1 USB2.0, Интерфейсный чип Cypress CY7C68013, поддерживает высокоскоростную передачу 480 Мбит.

OИнтерфейс Ethernet 1 100 м, Интерфейсный чип WIZnet W5100, поддерживает скорость передачи интерфейса Ethernet 100 м.

OДва интерфейса disk IDE, которые могут поддерживать до двух дисков одновременно, и интерфейс имеет 60 расширения порта IO.

OРасширение 24 порта ввода-вывода удобно для пользователя для расширения интерфейса, а 4 порта ввода-вывода расширены через интерфейс SMA для использования в качестве высокоскоростного интерфейса.